### SEMICONDUCTOR DEVICE

Publication number:

JP5047829

Publication date:

1993-02-26

Inventor:

UCHIDA TOSHIYA

**Applicant:** 

**FUJITSU LTD** 

Classification:

- international:

H01L21/60; H01L21/02; (IPC1-7): H01L21/60

- European:

Application number:


Priority number(s):


JP19910205315 19910815 JP19910205315 19910815

Report a data error here

#### Abstract of JP5047829

PURPOSE:To improve the degree of freedom of external connection from input/output pads, to prevent an effect on a circuit evaluation test in LOC structure, and to increase the spaces of leads and bonding wires in a ZIP simultaneously while lowering the resistance of paths from the input/output pads to the leads regarding a semiconductor device having structure in which the leads and bumps on a semiconductor chip are connected through wire bonding. CONSTITUTION:A semiconductor device is constituted including a semiconductor chip 1, on one surface side of which a semiconductor integrated circuit 2 is formed, input/output pads 3 connected to the semiconductor integrated circuit 2, penetrated through the semiconductor chip 1 in the thickness direction and exposed on both surfaces and a plurality of leads 6 connected to ones or the others of the exposed surfaces of the input/output pads 3 through wires 7.





Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-47829

(43)公開日 平成5年(1993)2月26日

(51) Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

HO1L 21/60

3 0 1 N 6918-4M

A 6918-4M

(21)出願番号

特願平3-205315

(22)出願日

平成3年(1991)8月15日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

審査請求 未請求 請求項の数3(全 6 頁)

(72)発明者 内田 敏也

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 岡本 啓三


#### 半導体装置 (54) 【発明の名称】

### (57) 【要約】

【目的】リードと半導体チップ上のバンプとをワイヤー ボンディングにより接続する構造の半導体装置に関し、 入出力パッドからの外部接続の自由度を髙めてLOC構 造における回路評価試験に影響を与えず、同時に、ZI Pにおけるリードやボンディングワイヤーの間隔を緩和 するとともに、入出力パッドからリードに到る経路の抵 抗を低減することを目的とする。

【構成】半導体集積回路2、12を一面側に形成した半導 体チップ1と、前記半導体集積回路2に繋がり、かつ前 記半導体チップ1を厚み方向に貫通して両面に表出され る入出力パッド3と、ワイヤー7を介して前記入出力パ ッド3の表出面の一方又は他方に接続される複数のリー ド6とを含み構成する。

### 本発明の第1実施例装置を示す側断面図及び平面図




5: 銅口部

3: 入出カパッド

4:ダイス

7: ポンディングワイヤ



特開平5-47829

1

#### 【特許請求の範囲】

【請求項1】半導体集積回路(2、12)を一面側に形成 した半導体チップ(1、11)と、

前記半導体集積回路(2、12)に繋がり、かつ前記半導 体チップ(1、11)を厚み方向に貫通して両面に表出さ れる入出力パッド(3,13)と、

前記入出力パッド(3,13)の表出面の一方又は他方に ワイヤー (7, 17) を介して接続されるリード (6, 1 6) とを有することを特徴とする半導体装置。

プ(1)の中央領域に形成され、かつ、前記半導体集積 回路(2)と反対側の面に表出した前記入出力パッド (3) に前記リード(6)が接続されていることを特徴 とする請求項1記載の半導体装置。

【請求項3】前記入出力パッド(13)が前記半導体チッ プ(11)の周縁近傍に形成され、

前記リード(17)が前記入出力パッド(13)の側方にお いて厚さ方向に相対向して2列に配置され、

しかも、複数の前記入出力パッド(13)は、一面側と他 面側から交互に前記ワイヤー(17)が接続されてそれぞ 20 れ一面側と他面側の前記リード(16)に接続されている ことを特徴とする請求項1記載の半導体装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置に関し、よ り詳しくは、リードと半導体チップ上のバンプとをワイ ヤーにより接続する構造の半導体装置に関する。

### [0002]

【従来の技術】半導体集積回路はますます高集積化さ れ、チップの大型化が進んでいる。これにともない、配 30 線長が増加し、アクセスの高速化が困難になっている。

【0003】これは、集積回路の外部入出力パッドが回 路の周辺に位置し、パッドから回路までの距離が長いこ と、信号の流れが良くないことに起因している。この対 策として、図6に示すように、半導体チップ61の中央 部に入出力パッド62を配置する構造のLOC (Lead 0 n Chip) が提案され、高速化、高集積化を図っている。 図において、セラミック製のダイス63の上には半導体 集積回路64を形成した半導体チップ61が取付けら れ、また、ダイス63の周縁に沿って取付けられる複数 40 のリード65は、半導体チップ61上面の中央に形成さ れた入出カパッド62にボンディングワイヤー66を介 して接続されている。

【0004】一方、プリント基板上における半導体装置 の実装密度を高くするために、図7に示すようなZIP (Zig-Zag In-line package) と呼ばれるパッケージが利 用されている。このZIPは、半導体チップ71の一面 に形成された入出力パッド72に接続されるリード73 を一列に並べてこれらをジグザグに曲げる構造となって いる。なお、符号74は、半導体チップ71を封止する 50 貫通させてその両面に表出するようにしている。

樹脂パッケージを示している。

[0005]

(2)

【発明が解決しようとする課題】しかし、前者のLOC 構造の装置によれば、入出力パッド62に接続されるボ ンディングワイヤー66が半導体集積回路64上に配線 されているために、回路の誤動作等の初期不良を発見す る表面からの試験の際にポンディングワイヤー66が邪 魔になるといった不都合がある。しかも、リード65を 入出力パッド62に近づけることができないために、ボ 【請求項2】前記入出力パッド(3)が前記半導体チッ 10 ンディングワイヤー66が長くなって抵抗が増加すると いった問題もある。

> 【0006】また、後者のZIPを用いた装置において は、リード73やボンディングワイヤー75の間隔が厳 しくなり、高集積化に支障をきたすばかりでなく、その 幅の狭小化によって抵抗やインダクタンスが増加すると いった問題がある。

> 【0007】本発明はこのような問題に鑑みてなされた ものであって、入出力パッドからの外部接続の自由度を 高めてLOC構造における回路評価試験に影響を与え ず、同時に、ZIPにおけるリードやボンディングワイ ヤーの間隔を緩和するとともに、入出力パッドからリー ドに到る経路の抵抗を低減できる半導体装置を提供する ことを目的とする。

[0008]

【課題を解決するための手段】上記した課題は、図1~ 3に例示するように、半導体集積回路2、12を一面側に 形成した半導体チップ1、11と、前記半導体集積回路 2、12に繋がり、かつ前記半導体チップ1、11を厚み方 向に貫通して両面に表出される入出力パッド3,13と、 前記入出力パッド3,13の表出面の一方又は他方にワイ ヤー7,17を介して接続される複数のリード6,16とを 有することを特徴とする半導体装置により達成する。

【0009】または、図1に例示するように、前記入出 カパッド3が前記半導体チップ1の中央領域に形成さ れ、かつ、前記半導体集積回路2と反対側の面に表出し た前記入出力パッド3に前記リード6が接続されている ことを特徴とする前記第1の半導体装置によって達成す る。

【0010】または、図2、3に例示するように、前記 入出力パッド13が前記半導体チップ11の周縁近傍に形成 され、前記リード17が前記入出力パッド13の側方におい て厚さ方向に相対向して2列に配置され、しかも、複数 の前記入出力パッド13は、一面側と他面側から交互に前 記ワイヤー17が接続されてそれぞれ一面側と他面側の前 記リード16に接続されていることを特徴とする前記第1 の半導体装置により達成する。

[0011]

【作 用】本発明によれば、半導体集積回路2,12に接 続される入出力パッド3,13を、半導体チップ1,11に

特開平5-47829

(3)

3

【0012】このため、半導体集積回路2,12に対する 信号を半導体チップ1,11の両面から出し入れすること ができ、配線の自由度が高くなる。また、第2の発明に よれば、そのような入出力パッド3を半導体チップ1の 中央領域に設けているが、リード6との接続は、半導体 集積回路2と反対側の面で行っている。

【0013】したがって、半導体集積回路2に電子を照 射して行われるような試験の際に、ワイヤー7が邪魔に なることはなく、しかも、リード6を入出力パッド3に 近づけてワイヤー?の長さを短くして抵抗やインダクタ 10 ンスを小さくできる。

【0014】さらに、第3の発明によれば、上記したよ うな入出力パッド13を半導体チップ11の周縁近傍に設け るとともに、その側方に配置するリードを厚さ方向に対 向させて2列となし、しかも、複数の入出力パッド13を 一面と他面からに交互にワイヤー17により引出してその 方向のリード16に接続している。

【0015】このため、リード16は2段に分割されるこ とになり、その分だけリード16やワイヤー17の間隔を広 きることになる。また、これによってリード16の幅を広 げる余裕もでき、これによりインダクタンスや抵抗が低 減する。

[0016]

【実施例】そこで、以下に本発明の実施例を図面に基づ いて説明する。

(a) 本発明の第1実施例の説明

図1は、本発明の第1実施例を示す断面図及び平面図で ある。

【0017】図1において符号1は、上層部に半導体集 30 積回路2を形成した半導体チップで、その中央領域に は、アルミニウム製の入出力パッド3が半導体チップ1 を貫通して形成され、また、入出力パッド3はその内部 で半導体集積回路2に繋がっている。

【0018】4は、半導体チップ1を搭載する絶縁性の ダイスで、その中央領域には、入出力パッド3の下面を 露出する開口部5が形成され、また、ダイス4の下面に はL字状に曲げられたリード6がその周縁に沿って複数 本取付けられており、リード6と入出力パッド3は開口 部5を通してアルミニウムのボンディングワイヤー7に 40 よって接続されている。

【0019】次に、上記実施例の作用について説明す る。上述した実施例において、半導体チップ1の上面側 で半導体集積回路2に接続される入出力パッド3は、半 導体チップ1を貫通してその反対側の面に表出し、しか も、その反対側の面の入出力パッド3とリード6とをボ ンディングワイヤー?を介して接続するようにしてい

【0020】このために、入出力パッド3を半導体チッ プ1の中央寄りに集めたLOC構造の装置であっても、50 bに接続されることになる。この場合、上のリード16

ボンディングワイヤー7が半導体集積回路2の上を跨ぐ ことはない。

【0021】したがって、半導体集積回路2に電子ビー ムを照射してその反射電子により回路評価を行うような 試験を行う場合に、リード6と半導体集積回路2を繋ぐ ボンディングワイヤー7が試験の邪魔になることはな い。しかも、リード6を中央まで引き延ばして、入出力 パッド3とを結ぶボンディングワイヤー7を短くでき、 インダクタンスや抵抗の低減が図れる。

【0022】(b)本発明の第2実施例の説明 図2、3は、本発明の第2実施例装置を示す平面図、部 分拡大平面図及び部分拡大側断面図である。

【0023】図2、3において符号11は、上層部に半 導体集積回路12を形成した半導体チップで、その上面 の両側寄りの領域には、半導体チップ11を上下に貫通 するアルミニウム製の入出力パッド13が複数形成され ており、これらの入出力パッド13は半導体チップ11 内で半導体集積回路12に接続されている。

【0024】14は、半導体チップ11を搭載する絶縁 くすることができ、半導体集積回路の高集積化に対応で 20 材よりなるダイスで、その両側寄りの2つの領域には、 半導体チップ11の下面に出た入出力パッド13を露出 する開口部15が形成され、また半導体チップ11の両 側方に広がるダイス14の上面と下面には後述する複数 のリード16a, 16bが取付けられている。

> 【0025】上記したリード16a, 16bは、その一 端をボンディングワイヤー17を介して入出力パッド1 3に接続するとともに、他端をダイス14の外部に延出 させるもので、その一端は、2つの入出力パッド13を 跨ぐ幅又はそれ以下の幅に形成されて、隣設する2つの 入出力パッド13毎に側方に配置されている。

> 【0026】また、上下のリード16a, 16bの各々 の位置関係は、半導体チップ11近傍の一端では上下に 重なり、また、ダイス14から突出する部分では重なら ずにダイス14の一辺に沿ってジズザグに並ぶような構 成となっている。

> 【0027】そして、半導体チップ11の上面に露出し た入出カパッド13は、図2(b),図3(a) に示すよう に、一つおきにその上面側方のリード16aに接続さ れ、残りの入出力パッド13は、図2(c),図3(b) に示 すように、その下面から開口部15を通して下側のリー ド16bにワイヤボンディングされている。

【0028】なお、図中符号18は、半導体チップ11、 ダイス14、リード16a,16bの一端及びポンディ ングワイヤー17を覆う樹脂製パッケージを示してい る。上記した実施例において、半導体チップ11に複数 形成された入出力パッド13は、図3に示すように半導 体チップ11を貫通して形成されている。そして、隣設 する2つの入出力パッド13の一方は上のリード16a に接続され、他方の入出力パッド13は下のリード16

(4)

a は入出カパッド13の上面にワイヤボンディングされ、また下のリード16bは入出カパッド13の下面にワイヤボンディングされる。

【0029】この結果、入出力パッド13の間隔が狭くなる場合でも、リード16やボンディングワイヤー17の間隔を広くして短絡事故の防止や歩留りの向上が図れることになる。

【0030】しかも、リード16の幅は、最大で入出力パッド13を2つを含める広さに形成できるので、リード16の幅が広がる分だけ抵抗やインダクタンスが小さ 10くなって信号伝達の高速化に寄与できる。

【0031】(c)本発明の実施例における入出力パッドの形成工程の説明

図4、5は、本発明の実施例装置における半導体チップ の入出力パッドを形成する工程を示す断面図である。

【0032】図中符号31は、上記した半導体チップ 1,11を構成する厚さ約1mmのシリコン基板で、このシリコン基板31のうち複数のパッド形成領域Xの上には、上面側の半導体集積回路2,12に繋がる導電膜32が形成されている。

【0033】この状態において、まず図4(a) に示すように、シリコン基板31の上にフォトレジスト33を塗布し、これを露光、現像してパッド形成領域Xに窓34を開口する。

【0034】次に、同図(b) に示すように、反応性イオンエッチング (RIE) 法によって窓34の下の導電膜32及びシリコン基板31を深さ500μmまでエッチングしてパッド形成領域Xに凹部35を形成する。

【0035】この後に、フォトレジスト33を溶剤により除去してから、数千Åの厚さのSiO2膜36をCVD法 30によって形成し、このSiO2膜36により凹部35を埋め込んで、さらに、RIE法によりSiO2膜36を異方性エッチングし、凹部35の側壁にのみこれを残す(図4(c))。

【0036】次に、図4(d)に示すように、スパッタ法によりアルミニウム37を積層して凹部35を完全に埋め込むと、アルミニウム37の上部はほぼ平坦になる。そして、全体をRIE法によりコントロールエッチングして薄層化し、ついでフォトレジストを用いたエッチング法によって凹部35内のみにアルミニウム37を残存 40 させる(図5(e))。凹部35内のアルミニウム37は、上記した入出力パッド3、13としてい用いられ、導電膜32を介して半導体集積回路2(12)に接続され、しかも、Si02膜36によりシリコン基板31から絶縁された状態になる。

[0037] この後に、シリコン基板 31 の下面を研磨して凹部 35 の底面を開放すれば、図 5(f) に示すようにシリコン基板 31 から入出力パッド 3, 13 が露出することになる。研磨後のシリコン基板 3 の厚みは約 50 0  $\mu$ mとなる。

【0038】なお、パッド形成領域Xは、ZIPの場合には半導体チップの両側に位置し、また、LOC構造の場合には半導体チップの中央に位置することになる。

[0039]

【発明の効果】以上述べたように本発明によれば、半導体集積回路に接続される入出カパッドを、半導体チップに貫通させてその両面に表出するようにしているので、 半導体集積回路に対する信号を半導体チップの両面から 出し入れすることができ、配線の自由度を高くすること ができる。

【0040】第2の発明によれば、半導体チップを貫通する入出力パッドを半導体チップの中央領域に設けるとともに、リードとの接続を半導体集積回路と反対側の面で行うようにしているので、半導体集積回路に電子を照射して行われるような試験の際の障害を除去でき、しかも、リードを入出力パッドに近づけてワイヤー長を短くして抵抗やインダクタンスを低減することができる。

【0041】第3の発明によれば、半導体チップを貫通する入出力パッドを半導体チップの周縁近傍に設けるとともに、その側方に配置するリードを厚さ方向に対向させて2列となし、さらに、複数の入出力パッドを一面と他面からに交互にワイヤーにより引出してその方向のリードに接続するようにしたので、リードは厚さ方向に2段に分割されてリードやワイヤーの間隔を広くする溶融ができ、半導体集積回路の高集積化に対応できる。また、これによってリードの幅を広げることもできこれによりインダクタンスや抵抗を低減することができる。

#### 【図面の簡単な説明】

【図1】本発明の第1実施例装置を示す側断面図及び平 面図である。

[図2]本発明の第2実施例装置を示す平面図及び部分拡大平面図である。

【図3】本発明の第2実施例装置を示す部分拡大側断面 図である。

【図4】本発明の実施例装置における入出力パッドの形成工程の一例を示す断面図(その1)である。

【図 5】本発明の実施例装置における入出力パッドの形成工程の一例を示す断面図(その 2)である。

【図 6】従来装置の第1の例を示す側断面図及び平面図である。

【図7】従来装置の第2の例を示す平面図及び部分拡大 平面図である。

#### 【符号の説明】


- 1,11 半導体チップ
- 2,12 半導体集積回路
- 3,13 入出力パッド
- 4, 14 ダイス
- 5, 15 開口部
- 6, 16 リード
- 50 7,17 ポンディングワイヤー

(5)

特開平5-47829

[図1]

本発明の第1実施例装置を示す側断面図及び平面図




1: 半導体チップ

5:開口部

2: 半導体集積 国施 3: 入出力パッド


6: リード 7: ポンディングワイヤ

4:ダイス




[図3]


## 本発明の第2実施例装置を示す部分拡大側断面図



【図2】


### 本発明の第2実施例装置を示す平面図及び部分拡大平面図





【図5】

本発明の実施例装置に用いる入出力ペッド の形成工程の一例を示す断面図(その2)





(6)


特開平5-47829


【図4】

本発明の実施例装置における入出力パッド の形成工程の一例を示す断面図(その1)










【図6】


### 従来装置の第1の例を示す側断面図及び平面図



62:入出カバッド


64: 半導体集積四略

63: ダイス 66: ボンディングワイヤ



【図7】

# 従来装置の第2の例を示す平面図及び部分拡大平面図



71: 半導体チップ 72: 入出カバッド 73: リード 74: パッケージ

